



डीड़ा टोड़ा टोड़ा

中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛, 其申請資料如下 :

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 06 月 09 日

Application Date

申 請 案 號: 092115508

Application No.

申 請 人: 矽品精密工業股份有限公司

Applicant(s)

局 長


Director General

蔡練生

發文日期: 西元 2003 年 8 月 日

Issue Date

發文字號: 09220783870 Serial No.





| 申請日期: | IPC分類 | |
|-------|-------|--|
| 申請案號: | | |

| (以上各欄由本局填註) 發明專利說明書 | | | | |
|---------------------|-----------------------|---|--|--|
| | 中文 | 於晶片上植設有導電凸塊之半導體封裝件及其製法 | | |
| 發明名稱 | 英文 | SEMICONDUCTOR PACKAGE HAVING CONDUCTIVE BUMPS ON CHIP AND MEHOD FOR FABRICATING THE SAME | | |
| | 姓 名(中文) | 1. 黄建屏 2. 蕭承旭 | | |
| = | | 1.Chien Ping HUANG 2.Cheng-Hsu HSIAO | | |
| 發明人 (共2人) | 國籍(中英文) | 1. 中華民國 TW 2. 中華民國 TW | | |
| (5,2/0) | 住居所(中 文) | 新竹縣竹東鎮康莊街26巷8號 南投市建國路226號 | | |
| | 住居所(英文) | 1. No. 8, Lane 26, Kang Chuang Sreet, Chutung Town, Hsinchu County, Taiwan, R.O.C. 2. No. 226, Chien-Kuo Rd., Nan-tou, Taiwan, R.O.C. | | |
| | 名稱或 姓 名 (中文) | 1. 矽品精密工業股份有限公司 | | |
| | 名稱或 姓 名 (英文) | 1. SILICONWARE PRECISION INDUSTRIES CO., LTD. | | |
| 申請人 | 國籍(中英文) | 1. 中華民國 TW | | |
| | 住居所 (營業所) (中 文) | 1. 台中縣潭子鄉大豐路三段123號 (本地址與前向貴局申請者相同) | | |
| | 住居所 (營業所) (英 文) | 1. No. 123, Sec. 3, Da Fong Road, Tantzu, Taichung, Taiwan, R.O.C. | | |
| | 代表人(中文) | 1. 林文伯 | | |
| | 代表人 (英文) | 1.Wen-Po LIN | | |





四、中文發明摘要 (發明名稱:於晶片上植設有導電凸塊之半導體封裝件及其製法)

一種於晶片上植設有導電凸塊之半導體封裝件及其製法,係於晶片作用表面的銲墊(bond pad)上形成多數導電凸塊(conductive bump),並藉一封裝膠體包覆該晶片及導電凸塊,且使導電凸塊之端部外露出封裝膠體。然後,於封裝膠體上形成多數導電跡線(conductive trace),並使導電跡線電性連接至導電凸塊之外露端部。再於導電跡線上敷設一拒銲劑(solder mask)層,該拒銲劑層開設有多數開孔,以使導電跡線之預定部分藉該開孔外露而與多數銲球(solder ball)銲連。此種半導體封裝件利用導電凸塊突顯出晶片上銲墊的位置,以使導電跡線得藉導電凸塊良好地電性連接至銲墊,而能確保製成品之良率及信賴性。

本案代表圖:第1圖

20 晶片

六、英文發明摘要 (發明名稱:SEMICONDUCTOR PACKAGE HAVING CONDUCTIVE BUMPS ON CHIP AND MEHOD FOR FABRICATING THE SAME)

A semiconductor package having conductive bumps on a chrip and a method for fabricating the same are provided. A plurality of the conductive bumps are deposited respectively on bond pads formed on an active surface of the chip. The chip and conductive bumps are encapsulated by an encapsulation body, with ends of the conductive bumps exposed outside of the encapsulation body.





四、中文發明摘要 (發明名稱:於晶片上植設有導電凸塊之半導體封裝件及其製法)



200 作用表面

201 非作用表面

202 銲墊

21 導電凸塊

210 端部

22 封裝膠體

23 導電跡線

24 拒銲劑層

240 開孔

25 銲球

六、英文發明摘要 (發明名稱:SEMICONDUCTOR PACKAGE HAVING CONDUCTIVE BUMPS ON CHIP AND MEHOD FOR FABRICATING THE SAME)

plurality of conductive traces are formed on the encapsulation body and electrically connected to the exposed ends of the conductive bumps. A solder mask layer is applied over the conductive traces while exposing predetermined portions of the conductive traces via a plurality of openings through the solder mask layer. The exposed portions of the conductive traces are connected to





六、英文發明摘要 (發明名稱:SEMICONDUCTOR PACKAGE HAVING CONDUCTIVE BUMPS ON CHIP AND MEHOD FOR FABRICATING THE SAME)

a plurality of solder balls respectively. The conductive bumps on the bond pads of the chip desirably allow easy positional recognition of the bond pads, thereby making the conductive traces well electrically connected to the bond pads through the conductive bumps so as to assure the quality and reliability of the semiconductor package.



| 一、本案已向 | | | |
|-----------------------------|-----------|-----------------|------------------|
| 國家(地區)申請專利 | 申請日期 | 案 號 | 主張專利法第二十四條第一項優先。 |
| | | 無 | |
| | | ,m | · |
| | | | |
| | | | |
| 二、□主張專利法第二十 | 五條之一第一項優 | :先權: | |
| 申請案號: | | 伍 | |
| 日期: | | 無 | |
| 三、主張本案係符合專利 | 法第二十條第一項 | □第一款但書或 | □第二款但書規定之期間 |
| 日期: | | | |
| 四、□有關微生物已寄存 | 於國外: | | |
| 寄存國家: 寄存機構: | | 無 | <u>-</u> |
| 可行機構: 寄存日期: | | , | |
| 寄存號碼: | | | |
| □有關微生物已寄存 | 於國內(本局所指定 | ミ之寄存機構): | |
| 寄存機構: | | 無 | |
| 寄存日期: 寄存號碼: | | //// | |
| □熟習該項技術者易 | 於獲得,不須寄存。 | | |
| | | | |
| | | | |
| | | | |

五、發明說明(1)

【發明所屬之技術領域】


本發明係有關一種半導體封裝件及其製法,尤指一種不需晶片承載件之半導體封裝件,以及製造該半導體封裝件之方法。

【先前技術】

半導體封裝件係一種用以承載至少一積體電路元件例如半導體晶片且通常利用封裝樹脂包覆並保護晶片的結構。半導體封裝件之尺寸往往較佳為輕薄短小,因而發展出一種晶片級封裝件 (chip scale package, CSP), 其特徵在於此種 CSP結構僅具有與晶片尺寸相等或略大的尺寸。

美國專利第 5,892,179、 6,103,552、 6,287,893、 6,350,668及 6,433,427號 案即揭露一種傳統之 CSP結構,係直接於晶片上形成增層 (build-up layers)而無需使用晶片承載件例如基板或導線架等,且利用重佈線 (RDL, redistribution layer)技術重配晶片上的銲墊至所欲位置。如第 5圖所示,是種 CSP結構具有多數形成於晶片 10之作用表面 (active surface)100上的增層,包括:一介電層 (dielectric layer)11,數設於晶片 10之作用表面 100上並開設有多數貫孔 110,以使晶片 10上的銲墊 101藉該貫孔 110外露;以及多數導電跡線 12,形成於該介電層 11上並開設存置,以及多數導電跡線 12,形成於該介電層 11上並開設存置,以及多數導電跡線 12,形成於該介電層 11上可數設一拒銲劑層 (solder mask layer)13,並藉多數穿通該拒銲劑層 13之開孔 130使導電跡線 12的預定部分外露






五、發明說明(2)

而與銲球 14銲連,該銲球 14條作為與外界裝置 (未圖示)電性連接之輸入/輸出 (input/output, I/O)端。因此,利用導電跡線 12得使與之連接的銲墊 101重配至與銲球 14相接的位置,以使銲墊 101藉 導電跡線 12與 銲球 14成電性連接關係。換言之,當晶片上的銲墊佈設於周邊 (peripheral)部位或呈不等距 (uneven pitch)排列時,得利用重佈線技術使該周邊或不等距列置之銲墊藉導電跡線重配至預定用以接置銲球且呈陣列式 (array)排列的位置,而使後續形成於該預定位置上之呈陣列排列的銲球 (即所謂 "球柵陣列")藉導電跡線與銲墊電性連接。

然而上述 CSP結構之缺點在於重佈線技術之施用或佈設於晶片上的導電跡線往往受限於晶片之尺寸或其作用表面之面積大小,尤其當晶片之積集度提昇且晶片尺寸日趨縮小的情況下,晶片甚至無法提供足夠或更多表面區域以安置較多或更多數量的銲球俾供有效與外界電性連接之用。

鑑此,美國專利第 6,271,469號案揭露另一種於晶片上形成增層的封裝結構,得提供較為充足或較多的表面區域以承載較多或更多的輸入/輸出端或銲球。如第 6圖所示,是種封裝結構利用一封裝膠體 15遮覆住晶片 10之非作用表面 102及側面 103,而使晶片 10之作用表面 100外露且與封裝膠體 15的表面 150产,並16於晶片 10之作用表面 100及封裝膠體 15的表面 150上,並利用雷射鑽孔 (laser drilling)技術開設多數貫穿該第一





五、發明說明(3)

介電層 16之貫孔 160,藉之露出晶片 10上的銲墊 101。接著,形成多數導電跡線 12(下稱 "第一導電跡線")於該第一介電層 16,並使第一導電跡線 12與外露之銲墊 101電性連接。而後,於該第一導電跡線 12上敷設一第二介電層 17,並開設多數貫穿第二介電層 17之貫孔 170以藉之露出第一導電跡線 12的預定部分,再於該第二介電層 17上形成多數第二導電跡線 18,而使第二導電跡線 18與第一導電跡線 12的外露部分電性連接。最後,於第二導電跡線 18上敷設拒銲劑層 13,使第二導電跡線 18的預定部分藉拒銲劑層 13之開 130外露而與銲球 14銲連。因此,用以包覆晶片 10之封裝膠體 15的表面 150得提供較晶片 10作用表面 100為大之表面區域而能安置較多銲球 14以有效達成與外界之電性連接。





五、發明說明(4)

晶片及封裝膠體會產生不同的熱應力(thermal stress)而易使其間之界面(interface)發生脫層(delamination),從而降低製成品的品質及信賴性。

有鑑於此,如何提供一種半導體封裝件,能確保導電跡線與銲墊間之電性連接品質並提昇製成品的良率及信賴性,實為一重要課題。

【發明內容】

本發明之一目的在於提供一種於晶片上植設有導電凸塊之半導體封裝件及其製法,係於晶片之銲墊上形成多數導電凸塊 (conductive bump)以突顯出銲墊的位置,而能確保導電跡線與銲墊間之電性連接品質,俾改善製成品的良率及信賴性 (reliability)。

本發明之另一目的在於提供一種於晶片上植設有導電凸塊之半導體封裝件及其製法,無需於晶片上敷設介電層及利用雷射技術開設貫穿介電層之貫孔以藉之露出晶片上的銲墊,故能降低成本及簡化製程。

本發明之又一目的在於提供一種於晶片上植設有導電凸塊之半導體封裝件及其製法,無需於晶片上及用以包覆晶片之封裝膠體上敷設介電層,故得避免介電層與晶片及封裝膠體之間因熱膨脹係數(CTE, coefficient of thermal expansion)不同而產生脫層(delamination)。

為達成上揭及其他目的,本發明揭露一種於晶片上植設有導電凸塊之半導體封裝件,包括:至少一晶片,具有一作用表面及一相對之非作用表面,並於該作用表面上形





五、發明說明 (5)

電凸塊,分別形成於該晶片之銲墊 成有多數銲墊 多數導 以包覆該晶片及導電凸塊 並使該 一封裝膠體 用 該封裝膠體且與該封裝膠體之一表面 凸 塊 之 端 部 外 露 出 電跡線,形成於該封裝膠體之表面上並 多數第一 導 電 凸 塊 之 外 露 端 部 ; 一 拒 銲 劑 層 敷設於 性連接至該導 電跡線上並開設有多數開孔, 以使該第 線之預定部分藉該開孔外露;以及多數銲球,分別形成於 電跡線之外露部分上。 該第一導

體封裝件之製法,包括下列步驟 , 各該晶片具有一作用 表面及一 相對 數晶片構成 並於該作用表面上形成有 Z 别 用表面 電凸塊於各該晶片之銲墊上; 切 割該晶 圓 以形 數導 ,而各該晶片具有多數導 電 提供 成多數單離之晶片 凸塊 並使各該晶片 用以承載該多數晶片, 藉 其 載 具 之 一 表 面 上; 形成一封裝膠 體於該載具之 塊接置於該 導 除該 以包覆該多數晶片 與 電凸 塊 移 凸塊之端部外露出該封裝膠體且與該封裝膠 數導電跡線於該封裝膠體之表面 形成多 齊 平 電性連接至該導 電 凸塊之外露端部 電跡線 劑層於該 電跡線上, 並開設多數貫 穿該拒銲 導 跡線之預定部分藉該開孔外 劑層之開孔 ,以使該 專 電 分别形成多數銲球於該導電跡線之外露部分上 以及切割 該封裝膠體,以形成多數具有單離之晶片的半導體封裝 件。





五、發明說明(6)

上述半導體封裝件係先於晶片之銲墊上植設多數導 凸塊 ,然後藉一封裝膠體包覆晶片並使導電凸塊之端部外 露出該封裝膠體,以使後續增層得形成於該外露之端部 上。此種結構之優點在於導電凸塊之外露端部得突顯出晶 片上 銲 墊 的 位 置 使 其 易 於 辨 識 , 以 使 後 續 形 成 於 封 裝 膠 體 上之導電跡線得藉導電凸塊良好地電性連接至銲墊 善製成品的良率及信賴性。因此,相較於習知技術需先於 晶片及封裝膠體上形成一介電層,再利用雷射鑽孔技術開 設 多 數 貫 穿 該 介 電 層 之 貫 孔 以 藉 之 露 出 晶 片 上 的 銲 墊 發 明 之 半 導 體 封 裝 件 則 無 需 使 用 介 電 層 及 雷 射 鑚 孔 技 術 故能降低成本並簡化製程,且晶片上的銲墊不會為介電層 所遮覆,而能避免因雷射難以準確地辨識出銲墊位置而無 法使銲墊精確或完整地外露從而影響銲墊與導電跡線間電 性連接品質等問題,且無需於晶片及封裝膠體上敷設介電 層復能摒除習知因介電層與晶片及封裝膠體之熱膨脹係數 及產生之熱應力不同而易於其間之界面造成脫層等缺點

【實施方式】

以下即配合所附圖式第 1、 2 A至 2 H、 3及 4圖詳細說明本發明所揭露之半導體封裝件及其製法的實施例。第一實施例

如第 1圖所示,本發明之半導體封裝件包括:至少一晶片 20,具有一作用表面 200及一相對之非作用表面 201,並於該作用表面 200上形成有多數銲墊 202;多數導電凸塊

21, 分别形成於晶片 20之 銲墊 202上; 一封裝膠體 22, 用





五、發明說明 (7)

以包覆晶片 20及導電凸塊 21, 並使導電凸塊 21之端部 210 外露出封裝膠體 22; 多數導電跡線 23, 形成於封裝膠體 22上並電性連接至導電凸塊 21之外露端部 210; 一拒銲劑層 24, 敷設於導電跡線 23上並開設有多數開孔 240, 以使導電跡線 23之預定部分藉該開孔 240外露; 以及多數銲球 25,分別形成於導電跡線 23之外露部分上。

上述半導體封裝件得以第 2A-2H圖所示之製程步驟製得。

首先,如第 2A圖所示,製備一晶圓 2,其由多數晶片 20構成,各晶片 20具有一作用表面 200及一相對之非作用表面 201,並於各晶片 20之作用表面 200上形成有多數銲墊 202。接著,進行一銲塊或栓塊形成 (bumping or stud bumping)步驟,以於晶片 20之各銲墊 202上形成一導電凸塊 21,該導電凸塊 21可為銲錫凸塊 (solder bump)、高鉛含量銲錫凸塊 (high lead solder bump)、金質銲塊 (gold bump)、或金質栓塊 (gold stud bump)等。

接著,如第2B圆所示,進行一切單(singulation)作業切割晶圓2以形成多數單離之晶片20,而各晶片20具有-多數導電凸塊21。

如第 2 C圖所示,提供一載具 26,例如一膠片(tape),用以承載該多數晶片 20,該載具 26之一表面 260上可定義出多數封裝單元 261,以使至少一晶片 20藉其導電凸塊 21接置於各封裝單元 261上。

然後,進行一模壓(molding)製程利用一習知樹脂材





五、發明說明(8)

料 (例如環氧樹脂等)形成一封裝膠體 22於載具 26之表面 260上,以包覆所有載接於載具 26上之晶片 20與導電凸塊 21。

如第 2 D圖所示,將載具 2 6 自封裝膠體 2 2 上移除或剝離,而使觸接載具 2 6 之導電凸塊 2 1 的端部 2 1 0 外露出封裝膠體 2 2 且大致與該封裝膠體 2 2 之一表面 2 2 0 齊平。

同時,如第 2 E圖所示,可選擇性地進行一研磨 (grinding,例如機械研磨)步驟,以研磨該封裝膠體 2 2大致與導電凸塊 2 1端部 210齊平之表面 2 2 0,而能確實地露出導電凸塊 2 1之端部 2 1 0並確保該端部 2 1 0確與封裝膠體 2 2 之表面 2 2 0齊平及該表面 2 2 0之平面度 (planarity),俾得進行後續製程以於外露之導電凸塊 2 1端部 2 1 0上形成增層 (build-up layer),而封裝膠體 2 2之表面 2 2 0亦提供較多的表面區域 (相較於晶片 2 0之作用表面 2 0 0)以供後續形成增層及更多數量的輸入/輸出 (input/output, I/0)端 (未圖示)之用。

接著,如第 2F圖所示,利用習知例如光微影 (photolithography)技術於封裝膠體 22之表面 220上形成多數導電跡線 23,且使各導電跡線 23與至少一導電凸塊 21之外露端部 210電性連接,因此,晶片 20上的銲墊 202得藉導電凸塊 21及導電跡線 23重配 (redistribution)至所欲位置,例如與後續輸入/輸出端 (未圖示)電性導接的位置;該導電跡線 23係以一例如銅、鋁、或其合金等之導電材料製成。





五、發明說明 (9)

如第 2 G圖所示,形成導電跡線 2 3於封裝膠體 2 2上後,再敷設一拒銲劑層 2 4於該導電跡線 2 3上,並開設多數貫穿拒銲劑層 2 4之開孔 2 4 0,以使導電跡線 2 3之預定部分藉該開孔 2 4 0外露,而該導電跡線 2 3之外露部分可為終端部位(terminal)。

然後,進行一習知網印(screen printing)作業於各導電跡線23之外露部分(終端)上形成一銲球25,該銲球25作為半導體封裝件之輸入/輸出端,以使晶片20籍之與外界裝置(未圖示,如印刷電路板等)成電性連接關係。

最後,如第2H圖所示,進行一切單作業切割封裝膠體 22,以形成多數具有單離之晶片20的半導體封裝件。






五、發明說明(10)

性連接品質等問題,且無需於晶片及封裝膠體上敷設介電層復能摒除習知因介電層與晶片及封裝膠體之熱膨脹係數(CTE, coefficient of thermal expansion)及產生之熱應力不同而易於其間之界面造成脫層 (delamination)等缺點。

第二實施例

第 3圖顯示本發明之第二實施例半導體封裝件。如圖所示,該半導體封裝件之結構大致與上述第一實施例所揭露之半導體封裝件相同,其不同處在於進行如第 2 E圖所示之研磨步驟時,可同時研磨去除該封裝膠體 2 2 遮覆住晶片20之非作用表面 201的部分,以使晶片 20之非作用表面 201外露。除上述第一實施例之半導體封裝件所達成之功效外,該外露之非作用表面 201有助於散逸晶片 20運作所產生之熱量至外界或大氣中,俾能增進封裝件之散熱效率。第三實施例

第 4圖顯示本發明之第三實施例半導體封裝件。如圖所示,該半導體封裝件之結構大致與上述第一實施例所揭露之半導體封裝件相同,其不同處在於形成導電跡線 23(下稱 "第一導電跡線")於封裝膠體 22上後,先敷設至少一介電層 27於該第一導電跡線 23上,並開設多數貫穿介電層 27之貫孔 (via) 270,以使第一導電跡線 23之預定部分藉該貫孔 270外露。接著,於該介電層 27上形成多數第二導電跡線 28,並使各第二導電跡線 28與至少一第一導電跡線 23之外露部分電性連接。





五、發明說明(11)

然後,再於第二導電跡線 28上敷設一拒銲劑層 24,並開設多數貫穿拒銲劑層 24之開孔 240,以使第二導電跡線 28之預定部分藉該開孔 240外露,而該第二導電跡線 28之外露部分可為終端部位 (terminal)。接著,進行習知網印作業以於各第二導電跡線 28之外露部分 (終端)上形成一銲球 25,而該銲球 25係作為半導體封裝件之輸入/輸出端以與外界裝置 (未圖示)成電性連接關係。

除上述第一實施例之半導體封裝件所達成之功效外,介電層 27及第二導電跡線 28之設置得增加晶片 20上之增層數目而能提昇封裝件中導電跡線佈設的彈性,俾使晶片 20更能有效地電性連接至銲球 25及外界裝置以進行運作。

惟以上所述者,僅係用以說明本發明之具體實施例而已,並非用以限定本發明之可實施範圍,舉凡熟習該項技藝者在未脫離本發明所指示之精神與原理下所完成之一切等效改變或修飾,仍應皆由後述之專利範圍所涵蓋。





圖式簡單說明

【圖式簡單說明】

為讓本發明之上述及其他目的、特徵以及優點能更明 顯易懂,將與較佳實施例,並配合所附圖示,詳細說明本 發明之實施例,所附圖示之內容簡述如下:

第1圖係本發明之第一實施例半導體封裝件之剖視 圖 ;

第 2 A至 2 H圖 係 第 1圖 之 半 導 體 封 裝 件 之 製 造 過 程 步 驟 示意圖;

第3圖係本發明之第二實施例半導體封裝件之剖視

圖 ;

第4圖係本發明之第三實施例半導體封裝件之剖視

圖 ;

第 5 圖 係 一 習 知 半 導 體 封 裝 件 之 剖 視 圖 ; 以 及 第6圖係另一習知半導體封裝件之剖視圖。

10 晶片 101 銲 墊 103 側面 110 貫孔 13 拒銲劑層 14 銲 球 150 表面 160 貫孔 170

貫 孔

100作用表面

102 非作用表面

11 絕緣層

12 (第一)導電跡線

1 3 0 開孔

1 5 封 裝 膠 體

16 第一介電層

17 第二介電層

18 第二導電跡線



圖式簡單說明

| 晶圆 |
|----------|
| <u> </u> |

200 作用表面

202 銲墊

210 端部

220 表面

24 拒 銲 劑 層

25 銲球

260 表面

27 介電層

28 第二導電跡線

20 晶片

201 非作用表面

21 導電凸塊

22 封裝膠體

23 (第一)導電跡線

240 開孔

26 載具

261 封裝單元

270 貫孔



一種於晶片上植設有導電凸塊之半導體封裝件,包括:

至少一晶片,具有一作用表面及一相對之非作用表面,並於該作用表面上形成有多數銲墊;

多數導電凸塊,分別形成於該晶片之銲墊上;

一封裝膠體,用以包覆該晶片及導電凸塊,並使該導電凸塊之端部外露出該封裝膠體且與該封裝膠體之一表面齊平;

多數第一導電跡線,形成於該封裝膠體之表面上並電性連接至該導電凸塊之外露端部;

一拒銲劑層,敷設於該第一導電跡線上並開設有多數開孔,以使該第一導電跡線之預定部分籍該開孔外露;以及

多數 銲 球 , 分 別 形 成 於 該 第 一 導 電 跡 線 之 外 露 部 分 上 。

如申請專利範圍第1項之半導體封裝件,復包括:至少一介電層及多數形成於該介電層上之第二導電跡線夾設所電層及第二導電跡線夾設所。
 一介電層及第二導電於該第一導電跡線線上對層型。
 一方面層之間。
 一方面層之間。
 一時該第一導電」
 一時該第一導電」
 一時該第一導電」
 一時該第一導電」
 一時該第一導電」
 一時該第一導電」
 一時該第二等電性連接,如外方式
 一時該第二等電路線上面籍其開引外方別
 一時該第二等電跡線之外露部分上。





- 3. 如申請專利範圍第1或2項之半導體封裝件,其中,該 晶片之非作用表面外露出該封裝膠體。
- 4. 如申請專利範圍第 1或 2項之半導體封裝件,其中,該 導電凸塊係選自銲錫凸塊、高鉛含量銲錫凸塊、金質 銲塊、及金質栓塊所組成之組群。
- 5. 如申請專利範圍第 1項之半導體封裝件,其中,該第一導電跡線之外露部分係終端部位。
- 6. 如申請專利範圍第2項之半導體封裝件,其中,該第二導電跡線之外露部分係終端部位。
- 7. 一種於晶片上植設有導電凸塊之半導體封裝件的製法,包括下列步驟:

製備一晶圓,由多數晶片構成,各該晶片具有一作用表面及一相對之非作用表面,並於該作用表面上形成有多數銲墊;

分别形成多數導電凸塊於各該晶片之銲墊上;

切割該晶圓以形成多數單離之晶片,而各該晶片具有多數導電凸塊;

提供一載具,用以承載該多數晶片,並使各該晶片籍其導電凸塊接置於該載具之一表面上;

形成一封裝膠體於該載具之表面上,用以包覆該多數晶片與導電凸塊;

移除該載具,以使該導電凸塊之端部外露出該封裝膠體且與該封裝膠體之一表面齊平;

形成多數導電跡線於該封裝膠體之表面上,並使





該導電跡線電性連接至該導電凸塊之外露端部;

數設一拒銲劑層於該導電跡線上,並開設多數貫穿該拒銲劑層之開孔,以使該導電跡線之預定部分籍該開孔外露;

分别形成多數銲球於該導電跡線之外露部分上; 以及

切割該封裝膠體,以形成多數具有單離之晶片的半導體封裝件。

- 8. 如申請專利範圍第7項之製法,復包括:於形成該多數導電跡線前,進行一研磨步驟以研磨該封裝膠體與導電凸塊端部齊平之表面。
- 9. 如申請專利範圍第7項之製法,復包括:於形成該多數導電跡線前,進行一研磨步驟以研磨該封裝膠體與導電凸塊端部齊平之表面,並磨除遮覆住該晶片之非作用表面的封裝膠體部分,以外露出該晶片之非作用表面。
- 10.如申請專利範圍第7項之製法,其中,該導電凸塊係選 自銲錫凸塊、高鉛含量銲錫凸塊、金質銲塊、及金質 栓塊所組成之組群。
- 11.如申請專利範圍第7項之製法,其中,該導電跡線之外露部分係終端部位。
- 12.如申請專利範圍第7項之製法,其中,該載具係一膠片。
- 13.一種於晶片上植設有導電凸塊之半導體封裝件的製





法,包括下列步骤:

製備一晶圓,由多數晶片構成,各該晶片具有一作用表面及一相對之非作用表面,並於該作用表面上形成有多數銲墊;

分别形成多數導電凸塊於各該晶片之銲墊上;

切割該晶圓以形成多數單離之晶片,而各該晶片具有多數導電凸塊;

提供一載具,用以承載該多數晶片,並使各該晶片籍其導電凸塊接置於該載具之一表面上;

形成一封裝膠體於該載具之表面上,用以包覆該多數晶片與導電凸塊;

形成多數第一導電跡線於該封裝膠體之表面上,並使該第一導電跡線電性連接至該導電凸塊之外露端部;

敷設至少一介電層於該第一導電跡線上,並開設 多數貫穿該介電層之貫孔,以使該第一導電跡線之預 定部分藉該貫孔外露;

形成多數第二導電跡線於該介電層上,並使該第二導電跡線電性連接至該第一導電跡線之外露部分;

敷設一拒銲劑層於該第二導電跡線上,並開設多數貫穿該拒銲劑層之開孔,以使該第二導電跡線之預定部分藉該開孔外露;







分別形成多數銲球於該第二導電跡線之外露部分 上;以及


切割該封裝膠體,以形成多數具有單離之晶片的半導體封裝件。


- 14.如申請專利範圍第 13項之製法,復包括:於形成該第一導電跡線前,進行一研磨步驟以研磨該封裝膠體與導電凸塊端部齊平之表面。
- 15.如申請專利範圍第 1 3項之製法,復包括:進行一研磨步驟以研磨該封裝膠體與導電凸塊端部齊平之表面,並磨除遮覆住該晶片之非作用表面的封裝膠體部分,以外露出該晶片之非作用表面。
- 16.如申請專利範圍第 13項之製法,其中,於形成該第一 等電跡線前,該導電凸塊係選自銲錫凸塊、高鉛含量 銲錫凸塊、金質銲塊、及金質栓塊所組成之組群。
- 17.如申請專利範圍第13項之製法,其中,該第二導電跡線之外露部分係終端部位。
- 18.如申請專利範圍第13項之製法,其中,該載具係一膠片。





























第3圖

